ADC12SJ1600前往购买
ADC12SJ1600中文参数_功能特性_原装供应
IC先生 网络 67 2023-11-15 14:33:32
ADC12xJ1600 是一系列 12 位、1.6GSPS 四通道/双通道/单通道模数转换器 (ADC)，具有低功耗、高采样率和 12 位分辨率，非常适合用于各种多通道通信和测试系统。
6GHz 的全功率输入带宽 (-3dB) 还支持 L 频带和 S 频带的直接射频采样。
包含许多时钟功能以放宽系统硬件要求，例如带有集成压控振荡器 (VCO) 的内部锁相环 (PLL)，用于生成采样时钟。提供了四个时钟输出，以便对 FPGA 或 ASIC 的逻辑和串行器/解串器进行计时。为脉冲系统提供了时间戳输入和输出。
JESD204C 串行接口通过减少印刷电路板 (PCB) 布线量来减小系统尺寸。接口模式支持 2 至 8 个通道（双通道和四通道器件）或 1 至 4 个通道（单通道器件）和高达 17.16Gbps 的串行器/解串器波特率，从而使每个应用能够实现最佳配置。
ADC12SJ1600的特性
- ADC 内核：
- 分辨率：12 位
- 最大采样率：1.6GSPS
- 非交错式架构
- 内部抖动可减少高次谐波
- 性能规格 (–1dBFS)：
- SNR (100MHz)：57.4dBFS
- ENOB (100MHz)：9.1 位
- SFDR (100MHz)：64dBc
- 本底噪声 (–20dBFS)：-147dBFS
- 满量程输入电压：800mVPP-DIFF
- 全功率输入带宽：6GHz
- JESD204C 串行数据接口：
- 总共支持 2 至 8 个（四通道/双通道）或 1 至 4 个（单通道）串行器/解串器通道
- 最大波特率：17.16Gbps
- 64B/66B 和 8B/10B 编码模式
- 子类 1 支持确定性延迟
- 与 JESD204B 接收器兼容
- 可选的内部采样时钟生成
- 内部 PLL 和 VCO (7.2–8.2GHz)
- SYSREF 窗口可简化同步
- 四个时钟输出可简化系统时钟
- FPGA 或相邻 ADC 的参考时钟
- 串行器/解串器收发器的参考时钟
- 脉冲系统的时间戳输入和输出
- 功耗 (1GSPS)：
- 四通道：每通道 477mW
- 双通道：每通道 700mW
- 单通道：1000mW
- 电源：1.1V/1.9V
ADC12SJ1600功能图
ADC12SJ1600规格参数
| 产品属性 | 属性值 |
|---|---|
| 采样率(max) (Msps) | 1600 |
| 决议(位) | 12 |
| 输入通道数 | 1 |
| 接口类型 | JESD204B, JESD204C |
| 模拟输入BW (MHz) | 6000 |
| 特性 | Ultra High Speed |
| 评级 | Catalog |
| 峰间输入电压范围(V) | 0.8 |
| 功耗(型)(mW) | 1000 |
| 体系结构 | Folding Interpolating |
| 信噪比(dB) | 57.4 |
| 第三(位) | 9 |
| SFDR (dB) | 66 |
| 工作温度范围(℃) | -40 to 85 |
| 输入缓冲区 | Yes |
热点资讯
周度热榜
月度热榜
年度热榜
推荐商品
猜你想看
版权声明：
部分文章信息来源于网络以及网友投稿，本网站只负责对文章进行整理、排版、编辑，是出于传递更多信息之目的，并不意味着赞同其观点或证实其内容的真实性，如本站文章和转稿涉及版权等问题，请作者及时联系本站，我们会尽快处理。
文章标签:
芯片
热点资讯
