首页 > 新闻资讯 > 新闻详情

NMOS工作原理_应用电路_制作工艺

IC先生 IC先生 8699 2023-01-04 16:08:18

金属氧化物半导体晶体管(MOS晶体管)是逻辑芯片、处理器和现代数字存储器的基本构建模块。它是一种多数载流子器件,其中源极和漏极之间的导电通道内的电流由施加到栅极的电压调制。

MOS晶体管在各种模拟和混合信号IC中起着关键作用。由于这种晶体管的适应性很强,因此可以用作放大器、开关或电阻器。MOS晶体管分为两种类型,即PMOS和NMOS。在本文中,小编简单介绍其中一种类型,NMOS晶体管的特性、制造工艺、电路和工作原理。

基本概念

NMOS(N沟道金属氧化物半导体)晶体管是一种类型的晶体管,其中在栅极区域中使用了N型掺杂剂,栅极端子上的正 (+ve) 电压打开设备。该晶体管主要用于CMOS(互补金属氧化物半导体)设计以及逻辑和存储芯片。与PMOS晶体管相比,该晶体管速度非常快,因此可以在单个芯片上放置更多晶体管。

NMOS晶体管符号如下图所示:

NMOS晶体管符号

工作原理

NMOS晶体管的工作过程是:当NMOS晶体管接收到一个不可忽略的电压时,它就会形成一个闭合电路,这意味着从源极端子到漏极的连接就像一根导线。因此电流从栅极端流向源极。同样,当该晶体管接收到大约0V的电压时,它会形成开路,这意味着从源极端子到漏极的连接将断开,因此电流从栅极端子流向漏极。

通常情况下,NMOS晶体管由两个N型半导体区域简单地构建为P型主体,这两个N型半导体区域与称为源极和漏极的栅极相邻。该晶体管有一个控制栅极,用于控制源极和漏极端子之间的电子流动,其横截面如下图所示:

NMOS晶体管的横截面

在这个晶体管中,由于晶体管的体接地,源极和漏极的PN结朝向体是反向偏置的。如果增加栅极端的电压,电场将开始增加并将自由电子吸引到Si-SiO2界面的基极。

一旦电压足够高,电子就会充满所有的空穴,栅极下方的一个薄区域(称为沟道)将被反转以作为N型半导体运行。这将通过允许电流流动来创建从源极端子到漏极的导电通道,因此晶体管将导通。如果栅极端子接地,则没有电流流过反向偏置结,因此晶体管将关闭。

应用电路

使用PMOS和NMOS晶体管的非门(NOT gate)设计电路如下所示。为了设计非门,需要通过将PMOS晶体管连接到源极并将NMOS晶体管连接到地来组合 PMOS和NMOS晶体管。所以电路将是第一个CMOS晶体管示例。

非门是一种逻辑门,它生成反相输入作为输出。该门也称为反相器。如果输入为“0”,则反相输出将为“1”。

PMOS和NMOS的非门设计

当输入为零时,它会进入顶部的PMOS晶体管,然后向下进入底部的NMOS晶体管。一旦输入值“0”到达PMOS晶体管,它就会反转为“1”。因此,停止与源的连接。因此,如果与漏极 (GND) 的连接也关闭,这将生成逻辑“1”值。众所周知,NMOS晶体管不会反转输入值,因此它会原样取零值,并且会使漏极开路。因此,为门生成了一个逻辑值。

类似地,如果输入值为“1”,则该值将发送到上述电路中的两个晶体管。一旦“1”值接收到PMOS晶体管,它将反转为“o”。结果,与源的连接是打开的。一旦NMOS晶体管接收到 '1 值,它就不会反转。因此,输入值保持为1。一旦NMOS晶体管接收到一个值,则关闭与GND的连接。因此它将生成一个逻辑“0”作为输出。

制作工艺

NMOS晶体管制造过程涉及许多步骤。相同的工艺可用于PMOS和CMOS晶体管。这种制造中最常用的材料是多晶硅或金属。下面讨论NMOS晶体管的逐步制造工艺步骤。

步骤1:通过简单地掺杂硼材料,将薄的硅晶片层变成P型材料。

步骤2:在完整的P型衬底上生长厚的SiO2层。

步骤3:现在,通过光刻胶在厚二氧化硅层上涂覆表面。

步骤4:接下来将该层暴露在带有掩模的紫外光下,该掩模描述了将与晶体管沟道一起发生扩散的那些区域。

步骤5:这些区域与下面的二氧化硅一起被蚀刻掉,从而使晶圆表面暴露在通过掩模定义的窗口内。

步骤6:残留的光刻胶被分离,薄的二氧化硅层通常在芯片的整个表面上生长0.1微米。接下来,多晶硅位于其上以形成栅极结构。光刻胶放置在完整的多晶硅层上,并在整个掩模2上暴露紫外线。

步骤7:通过将晶圆加热到最高温度,实现扩散并使含有所需N型杂质(如磷)的气体通过。

步骤8:一微米厚的二氧化硅遍布生长,并在其上放置光刻胶材料。通过mask3在栅极、源极和漏极区域的首选区域上暴露紫外光 (UV) 以进行接触切割。

步骤9:最后,将一种金属(如铝)放置在其一微米宽的表面上。再次在整个金属上生长光刻胶材料并通过mask4暴露在紫外线下,mask4是强制互连设计的蚀刻形式。最终的NMOS结构如下图所示:

NMOS晶体管制造工艺

I-V特征

NMOS晶体管的I-V特性如下所示。栅极和源极端子“VGS ”之间以及源极和漏极之间的电压“VDS ”。因此,IDS和VDS之间的曲线是通过简单地将电源端子接地,设置初始VGS值并在VGS值从“0”步进到VDD时将VDS从“0’扫到VDD给出的最高DC电压值来获得的。因此,对于极低的 VGS, IDS极小并且将具有线性趋势。当 VGS值变高时,IDS增强,并且对VGS & VDS具有以下依赖性:

I-V特征

  • 如果VGS小于或等于VTH,则晶体管处于关断状态并像开路一样运行。
  • 如果VGS大于VTH,则有两种操作模式。
  • 如果VDS小于VGS – VTH,则晶体管工作在线性模式,并表现为电阻(RON)。

IDS=ueff CoxW/L [(VGS – VTH )VDS – ½ VDS ^2]

其中:'µeff' 是载流子的有效迁移率、“Cox”是每个单位面积的栅氧化层的电容、W & L分别是通道的宽度和长度。RON值仅由栅极电压控制如下:

RON=1/UnCox W/L [(VGS – VTH )VDS – ½ VDS ^2]

其中:Un为电子的迁移速率。

如果VDS大于或等于VGS–VTH,则晶体管工作在饱和模式:

IDS = UnCox W/L [(VGS – VTH )^2 (1+λ VDS ]

在此区域中,当IDS较高时,电流对 VDS值的依赖最小,但是,其最高值仅通过VGS控制。由于夹断,通道长度调制“λ”通过晶体管中VDS的增加来解释IDS的增加。一旦 VDS和VGS决定了靠近漏极区域的电场模式,就会发生夹断,从而改变自然供应电荷载流子的方向。这种效应减少了有效通道的长度并增加了IDS。理想情况下,“λ”等于“0”,因此 IDS完全独立于饱和区域内的 VDS值。

总结

以上就是关于NMOS晶体管的相关内容概述,可以看出NMOS晶体管在实现逻辑门以及其他不同的数字电路中起着关键作用。它是一种微电子电路,主要用于逻辑电路、存储芯片和CMOS设计中的目的。NMOS晶体管最流行的应用是开关和电压放大器。

推荐商品
BTS5030-1EJA
库存:0
¥ 246.25
CL32B106KAJNNNE
库存:0
¥ 0.23407
CC0402JRNPO9BN220
库存:0
¥ 0.00299
GRM1885C1H102JA01D
库存:0
¥ 0.02015
0402B104K250NT
库存:40000
¥ 0.0075
版权声明: 部分文章信息来源于网络以及网友投稿,本网站只负责对文章进行整理、排版、编辑,是出于传递更多信息之目的,并不意味着赞同其观点或证实其内容的真实性,如本站文章和转稿涉及版权等问题,请作者及时联系本站,我们会尽快处理。
标题:

NMOS工作原理_应用电路_制作工艺


网址: https://www.mrchip.cn/newsDetail/1162
文章标签: 晶体管
0 购物车
0 消息