EPM570F100C5N可编程逻辑器件功能应用数据资料

EPM570F100C5N是一款可编程逻辑器件，MAX®II系列即插即用非易失性CPLD基于0.18μm的6层金属闪存工艺，密度从240到2210个逻辑元件，非易失存储容量为8Kbits，与其他CPLD架构相比，MAX II器件提供了高I/O计数、快速性能和可靠的配合。

MAX II设备具有MultiVolt内核、用户闪存（UFM）块和增强的系统内可编程性（ISP），旨在降低成本和功耗，同时为总线桥接、I/O扩展、通电复位和顺序控制以及设备配置控制等应用，提供可编程解决方案。

MAX II设备支持同一封装内的垂直迁移，例如，您可以在256针FineLine BGA封装中的EPM570、EPM1270和EPM2210设备之间进行迁移，垂直迁移意味着您可以迁移到专用管脚和JTAG管脚相同的设备，而电源管脚是设备密度上给定封装的子集或超集。

任何封装中的最大密度都具有最高数量的电源引脚，必须为包中最大的计划密度进行布局，以提供迁移所需的电源引脚。对于跨密度的I/O引脚迁移，请使用给定封装类型的所有计划密度的设备，引脚输出交叉参考可用的I/O引脚，以确定哪些I/O引脚可以迁移，Quartus®II软件可以在给定设备迁移列表时自动交叉引用并放置所有管脚。

产品框图

LAB结构图

EPM570F100C5N可编程逻辑器件中，MAX II设备具有内部线性电压调节器，支持3.3 V或2.5 V的外部电源电压，将电源调节至1.8 V的内部工作电压，MAX IIG和MAX IIZ设备仅接受1.8 V作为外部电源电压。

MAX IIZ器件与100引脚Micro-FineLine BGA和256引脚Micro-Fine BGA封装中的MAX IIG器件引脚兼容，除了外部电源电压要求外，MAX II和MAX II G设备具有相同的引脚输出和定时规格。

LE动态算术模式

R4互连连接

每个LAB可以使用两个时钟和两个时钟启用信号，每个LAB的时钟和时钟使能信号是链接的，例如，使用labclk1信号的特定LAB中的任何LE也使用labclkena1，如果LAB同时使用时钟的上升沿和下降沿，则它也同时使用LAB范围的时钟信号，取消时钟使能信号关闭LAB宽时钟。

以上就是EPM570F100C5N型号可编程逻辑器件的产品信息，如果您需要采购这款元器件，可以参考本篇文章，我们会持续更新电子元器件相关的知识科普，欢迎关注！