SN74LVTH374-EP规格参数_功能图_现货专卖
这款八进制触发器专为低压(3.3 v) VCC操作而设计，但具有为5v系统环境提供TTL接口的能力。
SN74LVTH374的8个触发器为边触发d型触发器。在时钟(CLK)输入的正跃迁上，Q输出被设置为数据(D)输入处设置的逻辑电平。
缓冲输出使能(OE)输入可用于将8个输出置于正常逻辑状态(高或低逻辑电平)或高阻抗状态。在高阻抗状态下，输出既不显著负载也不显著驱动母线。高阻抗状态和增加的驱动器提供了驱动总线线路的能力，而无需接口或上拉组件。
OE\不影响人字拖的内部操作。输出处于高阻抗状态时，可以保留旧数据，也可以输入新数据。
当VCC在0 ~ 1.5 V之间时，设备在上电或下电过程中处于高阻抗状态。但是，为了确保1.5 V以上的高阻抗状态，OE\应通过上拉电阻连接到VCC;。
有源总线保持电路将未使用或未驱动的输入保持在有效的逻辑状态。不建议在母线保持电路中使用上拉或下拉电阻。
该器件完全适用于使用关闭和通电三状态的热插入应用。Ioff电路使输出失效，在设备断电时防止破坏性电流回流。上电三态电路在上电和下电期间将输出置于高阻抗状态，从而防止驱动器冲突。
SN74LVTH374-EP的特性
- 控制基线
- 一个装配/测试场地，一个制造场地
- 增强的减少制造源(DMS）支持
- 增强的产品变更通知
- 资格的血统
- 支持混合模式信号操作(5v输入和输出电压3.3 V VCC）
- 典型的VOLP (Output Ground Bounce）
<0.8 V at VCC= 3.3 v, t一个 = 25°C - 支持低至2.7 V的非调节电池操作
- 我从 and Power-Up 3-State Support Hot 我nsertion
- Bus Hold on Data 我nputs Eliminates the Need for External Pullup/Pulldown Resistors
- Latch-Up Performance Exceeds 500 m一个 Per JESD 17
- ESD保护超过JESD 22
- 2000-V Human-Body Model (一个114-一个）
- 200-V Machine Model (一个115-一个）
Component qualification in accordance with JEDEC and industry standards to ensure reliable operation over an extended temperature range. This includes, but is not limited to, Highly 一个ccelerated Stress Test (H一个ST） or biased 85/85, temperature cycle, autoclave or unbiased H一个ST, electromigration, bond intermetallic life, and mold compound life. Such qualification testing should not be viewed as justifying use of this component beyond specified performance and environmental limits.
SN74LVTH374-EP功能图
SN74LVTH374-EP规格参数
| 产品属性 | 属性值 |
|---|---|
| 通道数 | 8 |
| 技术的家庭 | LVT |
| 电源电压(min) (V) | 2.7 |
| 电源电压(最大)(V) | 3.6 |
| 输入类型 | TTL-Compatible CMOS |
| 输出类型 | 3-State |
| 时钟频率(max) (MHz) | 150 |
| IOL (max) (mA) | 64 |
| IOH (max) (mA) | -32 |
| 电源电流(最大)(µA) | 5000 |
| 特性 | Bus-hold, Over-voltage tolerant inputs, Partial power down (Ioff), Power up 3-state, Ultra high speed (tpd <5ns) |
| 工作温度范围(℃) | -40 to 85 |
| 评级 | HiRel Enhanced Product |
热点资讯
推荐商品
猜你想看
热点资讯
