首页 > 新闻资讯 > 新闻详情

详解多谐振荡器常见稳态形式及电路类型

IC先生 IC先生 3477 2023-03-10 16:11:30

多谐振荡器电路是指用于产生脉冲信号的特殊类型的电子电路,这些脉冲信号可以是矩形波或方波信号。它们通常产生两种状态的输出:高或低。

多谐振荡器的一个具体特征是使用电阻器和电容器等无源元件来确定输出状态,可广泛应用于音频、通信与信号处理等领域,例如生成多音频铃声、频谱分析、频率合成等。

多谐振荡器

多谐振荡器的稳态形式

  1. 单稳态多谐振荡器:单稳态多谐振荡器是一种多谐振荡器电路,其输出仅处于一个稳定状态,它也被称为单次多谐振荡器。在单稳态多谐振荡器中,输出脉冲持续时间由RC时间常数决定并给出为1.11*R*C。
  2. 非稳态多谐振荡器:稳定的振动器是具有振荡输出的电路,不需要任何外部触发,也没有稳定状态。它是一种再生振荡器。
  3. 双稳态多谐振荡器:双稳态振动器是具有两种稳定状态的电路:高和低。通常需要一个开关来切换输出的高状态和低状态。

三种类型多谐振荡器电路

1、使用晶体管

使用晶体管的单稳态多谐振荡器电路图如下所示:

单稳态多谐振荡电路

在上述电路中,在没有任何外部触发信号的情况下,三极管T1的基极处于地电平,集电极处于较高电位。因此,晶体管截止。而三极管T2的基极通过电阻从VCC获得正电压供给,三极管T2被驱动至饱和。并且,由于输出引脚通过T2接地,因此处于逻辑低电平。

当触发信号施加到晶体管T1的基极时,随着基极电流的增加,它开始导通。随着晶体管导通,其集电极电压降低。同时,电容C2的电压开始通过T1放电。这导致T2基极电位下降,最终T2截止。由于输出引脚现在通过电阻器直接连接到正电源,Vout处于逻辑高电平。

一段时间后,当电容器完全放电时,它开始通过电阻器充电。晶体管T2基极端子的电位开始逐渐升高,最终T2被驱动导通。因此,输出再次处于逻辑低电平或电路回到其稳定状态。

使用晶体管的非稳态多谐振荡器电路图如下所示:

非稳定的多谐振荡器电路

上述电路为振荡电路。假设,最初三极管T1导通,T2截止。输出2为逻辑电平,输出1为逻辑低电平。随着电容器C2开始通过R4充电,T2基极的电位开始逐渐升高,直到T2开始导通。这降低了它的集电极电势,T1基极的电势逐渐开始下降,直到完全截止。

现在,当C1通过R1充电时,晶体管T1基极的电位开始升高,最终被驱动导通,整个过程重复进行。因此,输出不断重复或振荡。

除了使用BJT之外,其它类型的晶体管也用于多谐振荡器电路。

使用晶体管的双稳态多谐振荡器电路图如下所示:

双稳态多谐振荡器电路

上述电路是一个双稳态多谐振荡器电路,有两个输出,定义了电路的两个稳态。

最初,当开关处于A位置时,三极管T1的基极处于地电位,因此截止。同时,三极管T2的基极处于较高电位,开始导通。这导致输出引脚1直接接地,Vout1处于逻辑低电平。T1集电极输出pin2直接接Vcc,Vout2为逻辑高电平。

现在,当开关处于B位置时,晶体管动作反转(T1导通,T2截止),输出状态反转。

2、使用逻辑门

使用逻辑门的单稳态多谐振荡器电路图如下所示

单稳态多谐振荡器电路

最初,电阻两端的电位处于地电平,这意味着NOT gate输入端的低逻辑信号。因此,输出处于逻辑高电平。由于与非门的两个输入均为逻辑高电平,输出为逻辑低电平,电路输出保持稳定状态。

现在,假设逻辑低信号被提供给NAND gate的输入之一,另一个输入处于逻辑高电平,门的输出为逻辑1,即正电压。由于R两端存在电位差,VR1处于逻辑高电平,因此非门的输出为逻辑0。

由于该逻辑低信号反馈到与非门的输入端,其输出保持逻辑1并且电容器电压开始逐渐增加。这反过来会导致电阻两端的电位降,即VR1开始逐渐下降并在某一点变低,这样逻辑低信号被馈送到非门的输入端,并且输出再次处于逻辑高信号。输出保持稳定状态的时间由RC时间常数决定。

使用逻辑门的非稳态多谐振荡器电路图如下所示

非稳态多谐振荡器电路

最初,当提供电源时,电容器未充电,并且逻辑低信号被馈送到非门的输入。这导致输出处于逻辑高电平。当此逻辑高信号反馈到与门时,其输出为逻辑1。电容器开始充电,非门的输入电平增加,直到达到逻辑高阈值,输出为逻辑低。

同样,与门输出处于逻辑低电平(逻辑低输入被反馈),电容器开始放电,直到其在非门输入端的电位达到逻辑低阈值,输出再次切换回逻辑高电平.

这实际上是一种张弛振荡器电路。

使用逻辑门的双稳态多谐振荡器电路图如下所示

双稳态多谐振荡器的最简单形式是SR锁存器,由逻辑门实现。

使用逻辑门的双稳态多谐振荡器电路图

假设初始输出为逻辑高电平(置位),输入触发信号为逻辑低电平(复位)。这导致NAND Gate 1的输出处于逻辑高电平。由于U2的两个输入端均为逻辑高电平,输出为逻辑低电平。

由于U3的两个输入均为逻辑高电平,输出为逻辑低电平,即Reset。输入端的逻辑高信号会发生相同的操作,电路在0和1之间改变状态。正如上图所见,多谐振荡器使用逻辑门实际上是数字逻辑电路的示例。

3、使用555定时器

555定时器IC是多谐振荡器电路中最常用的脉冲发生器件,尤其是脉宽调制。

使用555定时器的单稳态多谐振荡器电路图如下所示:

使用555定时器的单稳态多谐振荡器电路

要在单稳态模式下连接 555定时器,在放电引脚7和地之间连接一个放电电容器。生成输出的脉冲宽度由放电引脚、Vcc和电容器C之间的电阻R的值决定。如果了解555定时器的内部电路,应该都知道,555定时器其实是由一个三极管、两个比较器和一个SR触发器组成的。

最初,当输出为逻辑低信号时,晶体管T被驱动导通,引脚7接地。假设一个逻辑低信号被施加到触发输入或比较器的输入,因为这个电压小于1/3Vcc,比较器IC的输出变高,导致触发器复位,这样输出现在是在逻辑低电平。

同时,晶体管关断,电容器开始通过Vcc充电。当电容器电压增加超过2/3Vcc时,比较器2输出变为高电平,导致SR触发器置位。因此,在由R和C的值确定的特定时间段后,输出再次处于稳定状态。

使用555定时器的非稳态多谐振荡器电路图如下所示:

要在非稳态模式下连接555定时器,将引脚2和6短接,并在引脚6和7之间连接一个电阻。

使用555定时器的非稳态多谐振荡器电路图

最初,假设SR触发器的输出处于逻辑低电平。这会关闭晶体管,电容器开始通过Ra和Rb充电至Vcc,这样一来,比较器2的输入电压一次超过2/3Vcc的阈值电压,并且比较器输出变为高电平。这导致SR触发器以定时器输出处于逻辑低电平的方式设置。

现在,晶体管被其基极的逻辑高电平信号驱动至饱和。电容开始通过Rb放电,当该电容电压低于1/3Vcc时,比较器C2的输出为逻辑高电平。这会重置触发器并且定时器输出再次处于逻辑高电平。

使用555定时器的双稳态多谐振荡器电路图如下所示:

双稳态多谐振荡器电路

双稳态多谐振荡器中的555定时器不需要使用任何电容器,而是在接地与引脚2和4之间使用SPDT开关

当开关位置为引脚2和引脚6接地时,比较器1的输出为逻辑低信号,而比较器2的输出为逻辑高信号。这会重置SR触发器,并且触发器的输出为逻辑低电平。因此定时器的输出是逻辑高信号。

当开关位置为引脚4或触发器的复位引脚接地时,SR触发器置位,输出为逻辑高电平。定时器的输出为逻辑低电平信号。因此,根据开关位置,获得高脉冲和低脉冲。

总结

以上就是用于脉冲生成的基本多谐振荡器电路,包括多个类型,希望能够帮助大家对多谐振荡器有一个清晰的任何和理解。

众所周知,多谐振荡器是一种可以在不同频率上产生成分的电路,其主要作用是用于产生多个频率的复杂波形。其由多个振荡器组成,每个振荡器产生不同的频率成分,这些成分经过混合器混合在一起形成复杂波形。

推荐商品
C2012X7R1H103KT000N
库存:0
¥ 0.0682
RC0402JR-07220KL
库存:10000
¥ 0.00099
ADG721BRMZ-REEL7
库存:1000
¥ 9.5551
CC0805KRX7R9BB102
库存:0
¥ 0.02355
CL21B105KAFNNNE
库存:0
¥ 0.03105
版权声明: 部分文章信息来源于网络以及网友投稿,本网站只负责对文章进行整理、排版、编辑,是出于传递更多信息之目的,并不意味着赞同其观点或证实其内容的真实性,如本站文章和转稿涉及版权等问题,请作者及时联系本站,我们会尽快处理。
标题:

详解多谐振荡器常见稳态形式及电路类型


网址: https://www.mrchip.cn/newsDetail/1933
文章标签: 振荡器
0 购物车
0 消息