现货CDCLVD1208RHDR引脚功能_规格特性_属性图

CDCLVD1208RHDR时钟缓冲器将两个可选时钟输入(IN0和IN1)之一分配给8对差分LVDS时钟输出(OUT0至OUT7)，时钟分配的偏差最小。该器件可以在一个输入多路复用器中接受两个时钟源。输入可以是LVDS、LVPECL或LVCMOS。

CDCLVD1208RHDR专为驱动50-Ω传输线而设计。如果以单端模式驱动输入，则必须向未使用的负输入引脚施加适当的偏置电压V_{AC_REF}。IN_SEL引脚选择路由至输出的输入。如果该引脚保持打开状态，则会禁用输出(静态)。该器件支持故障保护功能。该设备结合了输入滞后，在没有输入信号的情况下防止输出的随机振荡。

CDCLVD1208RHDR器件在2.5 V电源环境下工作，其特性为-40°C至85°C(环境温度)。CDCLVD1208RHDR采用28针、5 mm×5 mm VQFN小型封装。

规格参数

功能特性

• 2：8差分缓冲器
• 低附加抖动：<300 fs RMS，10 kHz至20 MHz
• 低输出偏差为45 ps(最大)
• 通用输入接受LVDS、LVPECL和LVCMOS
• 可通过控制引脚选择时钟输入
• 8路LVDS输出，兼容ANSI EIA/TIA-644A标准
• 时钟频率：最高800MHz
• 设备电源：2.375V至2.625V
• 适用于电容耦合输入的LVDS参考电压 V_{AC_REF}
• 工业温度范围：-40°C至85°C
• 封装在5 mm×5 mm、28针VQFN(RHD)中
• ESD保护超过3千伏HBM、1千伏CDM

引脚配置功能

功能框图

CDCLVD1208RHDR是一个低附加抖动LVDS扇出缓冲器，可以生成两个可选LVPECL、LVDS或LVCMOS输入的八个副本。CDCLVD1208RHDR可以接受高达800MHz的参考时钟频率，同时提供低输出偏斜。

差分输出电压与频率

测试期间的LVDS输出直流配置

输出电压和上升/下降时间

输出倾斜和部件间倾斜特性

输出直流/交流终端

LVPECL时钟驱动器连接到CDCLVD1208输入

典型应用图

CDCLVD1208是一款低附加抖动通用LVDS扇出缓冲器，具有2个可选输入。小封装、低输出偏斜和低附加抖动使器件在苛刻的应用中具有灵活性。

电源去耦方案

高性能时钟缓冲器对电源上的噪声很敏感，这会显著增加缓冲器的附加抖动。因此，减少来自系统电源的噪声是至关重要的，尤其是当抖动或相位噪声对应用至关重要时。

滤波电容器用于消除电源中的低频噪声，其中旁路电容器为高频噪声提供低阻抗路径，并保护电源系统免受感应波动的影响。这些旁路电容器还提供设备所需的瞬时电流浪涌，并且必须具有低等效串联电阻（ESR）。要正确使用旁路电容器，必须将其放置在靠近电源引脚的位置，并采用短回路布置，以最大限度地减少电感。TI建议添加尽可能多的高频（例如，0.1-µF）旁路电容器，因为封装中有电源引脚。

TI建议但不要求在板电源和芯片电源之间插入铁氧体磁珠，以隔离时钟驱动器产生的高频开关噪声；这些珠子防止开关噪声泄漏到板电源中。选择合适的低直流电阻铁氧体磁珠，因为必须在板电源和芯片电源之间提供足够的隔离，并保持电源引脚处的电压大于正常操作所需的最小电压。

布局示例图

CDCLVD1208RHDR器件封装具有暴露的焊盘，该焊盘提供到印刷电路板（PCB）的主要散热路径。为了最大限度地提高封装的散热，必须将包括到接地平面的多个过孔的热着陆图案结合到封装的封装区内的PCB中。热垫必须焊接下来，以确保充分的热传导到封装。图20显示了推荐的土地和通道模式。

封装设计参数

主要应用

• 电信和网络
• 医学影像
• 测试和测量设备
• 无线通信
• 通用时钟

总结

CDCLVD1208RHDR是一款集成电路，属于时钟和数据信号的管理器，具有低抖动、低时延的时钟驱动器和分配器，用于生成和分配高稳定性的时钟信号。它能够处理多个输入时钟信号，并通过内部的分频和分配电路来产生多个输出时钟信号。

CDCLVD1208RHDR 具有低抖动的特性，这意味着它可以产生稳定、一致的时钟信号，适用于对时钟精度要求较高的应用，如通信系统和高速数据传输。该器件在时钟信号分配过程中具有较低的时延，这对于同步和时序要求严格的电路非常重要。

CDCLVD1208RHDR能够生成多个输出时钟信号，这些输出信号的频率和相位关系可以根据配置进行调整。通常用于高性能数据通信系统、网络设备、测试和测量设备等需要精确时钟信号的场合。此外，该器件还具有SPI（串行外设接口）或I2C（串行总线接口）等控制接口，以便用户可以通过微控制器或其他数字电路对其进行配置和控制。