74LS86引脚功能_工作原理_示例电路图

众所周知，门有与门、非门和与非门三种类型，但有了这些门，我们可以根据需要制作多个门。有时这三个门不能满足要求，那么可以通过这三个（AND、NOT、OR）门的组合来设计新的门。

当我们组合这些门时，我们会得到多个门，异或就是其中之一。异或门是由两个非门、两个与门和一个或门组合而成的逻辑门。仅在相同输入时输出状态才变为低电平。目前有很多异或门数字芯片，例如74LS86（SN74LS86）就是其中之一，它是四路异或门（XOR门）。

基本概念

异或门可以用晶体管或其他门来设计，但这会产生一个大尺寸的电路，为了解决这个问题，使用了74LS86。74LS86配备四个内部异或门，该IC尺寸较小，并具有内部速度保护功能。

74LS86器件也采用多个封装有助于解决不同设备对IC的需求。该IC的输出为TTL，这使得它可以与其它基于TTL的设备和微控制器兼容使用。该IC广泛用于逻辑级加法器的设计。

规格参数

• 电源电压为4.75～5.25。电源最高可达7V。
• 高电平状态的输出电流为-0.4mA，低电平状态的输出电流为8.0mA。
• 可以在0至70度的温度范围内工作。
• 高电平状态的输入电压范围最小值为2.0，低电平状态的输入电压范围最小值为0.8。
• 输入钳位二极管可保护高达1.5V的电压。
• 高电平状态传播延迟时间为22ns，低电平状态传播延迟时间为17ns。

功能特性

• 提供四个不同尺寸的异或门。
• 提供TTL形式的输出，这使得它与其它TTL设备和微控制器兼容。
• 采用多种封装：SOIC、PDIP和SOC。
• 单个电源用于为所有四个门供电。
• 可用作单个异或门，而不影响其它门。
• 其成本比基于晶体管的异或门低得多。

引脚配置

异或门74LS86的引脚配置如下所示，下表中列出了所有引脚的详细信息。

工作原理

74LS86遵循主要基本三门的简单逻辑，它是有一个使用两个AND 、两个NOT和一个OR门的逻辑电路组成。非门将用于输入引脚，同时输入将被提供给与门而不反转。然后，两个与门的输出将被提供给或门，并且最终的输出将通过或门接收。以下是简化原理图：

当两个输入均为低电平时，或门仅给出输出低电平，这里非门和与门正在过滤两个高状态以流向或门。这种简单的滤波方法就构成了异或门电路。异或门也可以由其他组合组成，但每个异或门都会在不同的输入上给出特定的输出。

74LS86是四个2输入异或门的集成电路，每个门都有两个输入（A和B）和一个输出（Y）。异或门的逻辑表达式如下：

Y = A ⊕ B

其中⊕表示异或操作。逻辑上，当输入A和输入B不同时，输出Y为高电平（逻辑1）；当输入A和输入B相同时，输出Y为低电平（逻辑0）。

对于74LS86的每个独立的2输入异或门，都遵循上述逻辑表达式。因此，如果你有多个2输入异或门并希望进行不同的异或操作，只需将适当的输入连接到每个门，其输出就会根据逻辑表达式的规则进行计算。

另外，输入和输出可以用真值表表示。

应用示例

以74LS86为例，这里将设计一个全加器。在全加器中，将使用两个异或门、两个与门和一个或门。单个异或门可以用作半加器，但在单个加法器中，无法获得进位。

单位全加器74LS86

所以在这里，将设计一个组合，将能够使用74LS86设计全加器。电路内将有三个输入。前两个输入将用于输入两个输入位，第三个引脚将用作承载引脚。我们在这里设计的全加器仅适用于两位，但可以附加多个全加器来添加超过一位的数据。以下是电路模拟图：

2位全加器74LS86

全加器电路通过将进位和两个输入相加来给出输出。总和将由二进制数表示，并且将从第二个异或门的输出接收。进位将是总和的剩余值，并且也将以二进制形式接收。在全加器电路中，当需要将多个二进制数字相加时，我们将使用进位作为其他电路的进位输入。以下是电路图：

在该电路中，可以看到第一个加法器的进位变成了第二个加法器的进位输入。这个过程将继续下去，只需遵循相同的电路就可以设计多个加法器。逻辑基加法器也有预制IC，但这种基于逻辑的电路将帮助我们在紧急情况下构建加法器，或者我们有无法使用预制加法器的限制。加法器的速度和效率与公司制造的加法器相同，但其尺寸会更大。

封装设计参数

主要应用

• 用于制作加法器。
• 在网络中有多种用途。
• 服务器上也有多种用途的异或门。
• 也用于二进制数据的序列检测。

总结

74LS86是一种逻辑门集成电路（IC），属于74LS系列，它包含了四个2输入异或门（XOR门），用于执行逻辑异或操作。每个2输入异或门有两个输入（A和B），一个输出（Y）。逻辑上，异或操作在输入信号不同时输出高电平（逻辑1），而在输入信号相同时输出低电平（逻辑0）。

74LS86遵循标准的TTL逻辑电平，高电平（逻辑1）约为2伏特，低电平（逻辑0）约为0.8伏特。每个2输入异或门有两个输入端（A和B），而每个2输入异或门有一个输出端（Y）。

74LS86具有传播延迟和变化延迟特点，支持不同类型的封装，可根据自身具体设计需求选用74LS86来构建逻辑电路，比如比较器、编码器、校验器等。