74LS138解码器引脚图_功能参数_真值表

74LS138是一个基于TTL的复杂逻辑器件，用于将3位二进制数据转换为8位。该芯片的实际用途是为解复用或机器语言中我们可以说的解码设备而设计的。

74LS138器件获取3个输入数据并将其转换为8位数据，一般在内存解码中使用较多，以尽量减少解码的影响。该芯片包括3个使能引脚、3个输入引脚和8个输出引脚。

基本概念

三个使能引脚作为控制引脚，在数据扩展时最大限度地减少外部门和反相器的使用。74LS138可以用作多条线路的解码，无需任何外部反相器。如果是32线解码器IC，则需要一台反相器。

74LS138使用使能引脚作为输入解码器的数据输入，如果使能引脚不活动，数据将无法解码。74LS138采用肖特基二极管设计，有助于抑制线路串扰，并使设计变得简单。

规格参数

• 解码器的电源输入范围为1.0–5.0伏。
• 典型传播时间为21ns。
• 其功耗低至近32mW。
• 解码器可以在-40度到+125度的温度范围内工作。

功能特性

• 专门为一些高速工作而设计的，例如存储器解码器和数据传输系统。
• 它配备了三个使能引脚，可简化设备的级联输入和数据接收问题。
• 采用肖特基钳位二极管设计，具有高性能。
• 具有内部ESD保护。
• 它有多种封装形式，例如SOIC、PDIP和SOP。
• 解码器上的输入可以高于电源电压。
• 由于工作温度高，可以在任何环境下使用。

其它相关解码器包括：74LS48、74LS145、CD4052。

引脚配置

工作原理

74LS138电路有点复杂，它提供了两个反相器（一个输入引脚）和两个反相器（两个使能引脚）。三个使能引脚通过与门并控制输出。输出通过与非门出来。每个输出都由与非门的非门自动反转。所有与非门的输出均由使能引脚直接控制，仅当两个使能引脚E1'和E0'为低电平且E2为高电平时才允许输出。

如果所有使能引脚都有效，则无论输入是高电平还是低电平，都会有输出。如果任何单个使能引脚未激活，则不会有任何输出，输入和其他使能引脚是什么并不重要。

每个输出都有一个固定的输入状态。有3个输入状态，所有3个输入总共有8个输出。当使能引脚处于活动状态时，每个输入都会使一个输出状态为低电平。输出和输入将取决于以下真值表。

主要应用

• 广泛应用于线路解码器。
• 服务器也配备了74LS138。
• 一些数字系统（例如微控制器）仍然使用 74LS138 进行数据解码。
• 由于数据线数量有限，电信和存储电路也使用解码器。

Proteus仿真实例

解复用器74LS138可与任何微控制器或TTL设备配合使用，它只需要高和低输入状态即可工作。现在我们将使用Proteus中带有逻辑门的解码器，根据真值表来了解其功能。添加逻辑状态以启用和输入引脚，还添加逻辑查看器。首先，将所有输入设置为零，但在活动状态下启用。你会在下图中注意到Y0处将有输出。

E1、E2和E3处于活动状态，但输入处于低电平状态，但我们仍然在输入低电平状态下获得输出。现在将启用引脚之一更改为非活动状态。你会注意到，即使输入处于高电平状态，也不会产生输出。

最小输入为000，最大输入为111。在最小输入时，Y0处的输出将为0，而在最大输入时，Y7处的输出将为0。仅在使能状态下，输入对输出的影响非常快。74LS138是一个3至8位的解复用器，但也有一些解复用器的输入超过3位。在这种情况下，为了找出它们的输出数量，可以使用公式2ⁿ。在此公式中，n代表输入的数量。输入的总数将决定各种解复用器的输出的总数。

封装设计参数

总结

74LS138是一种数字集成电路，通常被称为译码器/多路复用器。它是一个3-8线解码器，也可以被视为一个多路复用器。它将输入的三个二进制信号（A2、A1、A0）转换为八个输出信号之一，通过选择一个输出线来激活。

74LS138有三个输入线（A2、A1、A0），这些线上的二进制信号用于选择要激活的输出线。通过不同的输入组合，可以选择激活八个输出线中的一个。此外，它有八个输出线（Y0到Y7），其中之一会根据输入的二进制值被激活，其他输出线则处于非激活状态。这些输出线通常用于连接到其他数字逻辑电路或驱动外部设备。

74LS138通常还具有一个使能输入线（通常标记为G或E），用于控制译码器/多路复用器是否处于活动状态。当使能输入为高电平时，器件处于活动状态，当使能输入为低电平时，器件处于禁用状态。该芯片常用于数字系统中的地址译码器，用于选择特定的存储单元或外设。它还可以用于多路复用器，将多个输入信号选择性地路由到单个输出线上，以减少电路复杂性。