TMS320F28P650DK规格参数_产品特点_现货出售

实时处理

• Contains up to three CPUs: two 32-bit C28x DSP CPUs and one CLA CPU, all running at 200 MHz
• 在实时信号链性能上提供相当于1000 mhz Arm Cortex-M7的总处理能力(参见 Real-time Benchmarks Showcasing C2000™ Control MCU’s Optimized Signal Chain Application Note）
• C28x DSP架构
  • IEEE 754 double-precision (64-bit） Floating-Point Unit (FPU）
  • Trigonometric Math Unit (TMU）
  • Fast Integer Division (FINTDIV）
  • CRC engine and instructions (VCRC）
• Control Law Accelerator (CLA） CPU
  • IEEE 754单精度浮点
  • 独立于C28x cpu执行代码

内存

• 1.28MB of CPU-mappable flash (ECC-protected） with 5 flash banks
• 248KB of RAM (Enhanced Parity-protected）
• External内存 Interface (EMIF） with ASRAM, SDRAM support or ASIC/FPGA

模拟子系统

• Three Analog-to-Digital Converters (ADCs）
  • 16位模式，每个1.1 MSPS
  • 12位模式，每个3.8 MSPS
  • 多达40个单端或19个差分输入
  • Separate sample-and-hold (S/H） on each ADC to enable simultaneous measurements
  • 硬件后处理转换
  • Hardware oversampling (up to 128x） and undersampling modes, with accumulation, averaging and outlier rejection
  • 24个冗余输入通道，灵活性强
  • 功能安全应用的转换结果自动比较
• 11 windowed comparators with 12-bit Digital-to-Analog Converter (DAC） references
  • DAC with slope compensation – enabling peak current and valley current mode control
  • 内部温度传感器和ADC参考的连接选项
• 两个12位缓冲DAC输出

控制外围设备

• 36 Pulse Width Modulator (PWM） channels, all with 150-ps high-resolution capability (HRPWM）
  • Minimum Dead-Band Logic (MINDB）, Illegal Combo Logic (ICL）, and other special features (that is, Diode Emulation [DE]） support
  • 启用矩阵转换器，多电平转换器和谐振转换器支持，无需额外的外部逻辑
• Seven Enhanced Capture (eCAP） modules
  • High-resolution Capture (HRCAP） available on two of the seven eCAP modules
  • 两个新的边缘、脉冲宽度和周期监测单元，可与ePWM频闪和跳闸事件相结合
  • 增加256个输入以获得更多捕获选项
  • 新的ADC SOC生成能力
  • eCAP也可以用于额外的PWM
  • Six Enhanced Quadrature Encoder Pulse (eQEP） modules
  • 16 Sigma-Delta Filter Module (SDFM） input channels, 2 independent filters per channel
  • Embedded Pattern Generator (EPG）
• 可配置逻辑块
  • 六个逻辑块，增强现有外设功能或定义自定义逻辑，以减少或消除外部CPLD/FPGA
  • 支持编码器接口，无需FPGA
  • 使自定义PWM产生功率转换

通讯周边设备

• EtherCAT SubordinateDevice (or SubDevice） Controller (ESC）
• USB 2.0 (MAC + PHY）
• Fast Serial Interface (FSI） enabling up to 200Mbps data exchange across isolation
• Four high-speed (up to 50-MHz） SPI ports
• Four Serial Communications Interfaces (SCI） (support UART）
• Two high-speed (25Mbps） Universal Asynchronous Receiver/Transmitters (UARTs）
• Two I2C interfaces (400Kbps）
• 外部启动选项通过SPI/ SCI/I2C
• Two UART-compatible Local Interconnect Network (LIN） Modules (support SCI）
• Power-Management Bus (PMBus） interface (supports I2C）
• One Controller Area Network (CAN/DCAN）
• 具有灵活数据速率的两个CAN FD/MCAN控制器局域网

系统外围设备

• Two 6-channel Direct内存 Access (DMA） controllers
• 185 individually programmable multiplexed General-Purpose Input/Output (GPIO） pins
• Expanded Peripheral Interrupt controller (ePIE）
• Low-power mode (LPM） support
• Embedded Real-time Analysis and Diagnostic (ERAD）
• Background CRC (BGCRC）

安全设备

• Advanced Encryption Standard (AES-128, 192, 256） accelerator
• 安全启动
• 安全JTAG锁
• Dual-zone security for third-party development (DCSM）
• Unique Identification (UID） number

安全设备

• 通过相互比较更容易实现
• 在C28x CPU 2上同步
• Memory Power-On Self-Test (MPOST）
• Hardware Built-in Self-Test (HWBIST）
• 功能性Safety-Compliant有针对性的
  • 为功能安全应用而开发
  • Documentation will be available to aid ISO 26262 and IEC 61508 system design
  • Systematic capability up to ASIL D and SIL 3 targeted
  • Hardware capability up to ASIL B and SIL 2 targeted
• 安全认证
  • ISO 26262 and IEC 61508 certification up to ASIL B and SIL 2 by TÜV SÜD planned

时钟和系统控制

• 两个内部10mhz振荡器
• 片上晶体振荡器
• 2*APLL, BOR，冗余中断矢量RAM
• 有窗口看门狗定时器模块
• 缺少时钟检测电路
• Dual-clock Comparator (DCC）
• Live Firmware Update (LFU）
  • 从旧固件到新固件的快速上下文切换，有或没有电源周期
• 1.2 v内核，3.3 v I/O设计
  • 内部VREG为1.2 v生成
  • Brownout reset (BOR） circuit

方案选择:

• 无铅，绿色包装
• 256-ball New Fine Pitch Ball Grid Array (nFBGA） [ZEJ suffix], 13 mm × 13 mm/0.8-mm pitch
• 176-pin PowerPAD™ Thermally Enhanced Low-profile Quad Flatpack (HLQFP） [PTP suffix], 26 mm × 26 mm/0.5-mm pitch
• 169-ball New Fine Pitch Ball Grid Array (nFBGA） [NMR suffix], 9 mm × 9 mm/0.65-mm pitch
• 100-pin PowerPAD™ Thermally Enhanced Thin Quad Flatpack (HTQFP） [PZP suffix], 16 mm × 16 mm/0.5-mm pitch

温度

• Ambient (T A ）: –40°C to 125°C (industrial and automotive qualified）