首页 > 新闻资讯 > 新闻详情

TMS320VC5507产品规格_功能图_原装现货

作者： IC先生来源：网络浏览量：80 时间：2023-10-29 13:42:09

TMS320VC5507定点数字信号处理器(DSP)是基于TMS320C55x DSP一代CPU处理器核心。C55x DSP架构通过提高并行性和降低功耗来实现高性能和低功耗。CPU支持内部总线结构，该结构由一个程序总线、三个数据读取总线、两个数据写入总线和专用于外设和DMA活动的附加总线组成。这些总线提供了在一个周期内执行最多三次数据读取和两次数据写入的能力。并行地，DMA控制器可以独立于CPU活动，每个周期执行最多两次数据传输。

C55x CPU提供两个乘法累积(MAC)单元，每个单元能够在单个周期内进行17位× 17位乘法。一个中央40位算术/逻辑单元(ALU)由一个额外的16位ALU支持。alu的使用在指令集控制下，提供优化并行活动和功耗的能力。这些资源在C55x CPU的AU (Address Unit)和DU (Data Unit)中进行管理。

C55x DSP代支持可变字节宽度指令集，以提高代码密度。指令单元(IU)从内部或外部存储器中执行32位程序提取，并为程序单元(PU)排列指令。。预测性分支功能避免了执行条件指令时的管道刷新。

5507上128K字节的片上内存足以用于许多手持设备、便携式GPS系统、无线扬声器电话、便携式pda和游戏设备。这些设备通常需要64K字节或更多的片上内存，但内存少于128K字节，并且需要在待机模式下运行超过60%到70%的时间。对于需要大于128K字节片上存储器但小于256K字节片上存储器的应用，德州仪器(TI)提供基于TMS320C55x DSP核心的TMS320VC5509A器件。

通用输入输出功能和10位A/D为lcd、键盘和媒体接口提供足够的状态、中断和位I/O引脚。并行接口在两种模式下工作，使用HPI端口作为微控制器的从机，或使用异步EMIF作为并行媒体接口。通过3个mcbsp支持串行媒体。

5507外设包括一个外部存储器接口(EMIF)，它提供对异步存储器(如EPROM和SRAM)以及高速、高密度存储器(如同步DRAM)的无胶合访问。其他外设包括通用串行总线(USB)、实时时钟、看门狗定时器和I2C多主从接口。三个全双工多通道缓冲串行端口(McBSPs)为各种工业标准串行设备提供无胶接口，以及多达128个独立启用通道的多通道通信。增强型主机端口接口(HPI)是一个16位并行接口，用于为主机处理器提供对5507上32K字节内部内存的访问。。DMA控制器在没有CPU干预的情况下为6个独立的通道上下文提供数据移动，提供每个周期最多两个16位字的DMA吞吐量。还包括两个通用定时器，多达8个专用通用I/O (GPIO)引脚和数字锁相环(DPLL)时钟生成。

5507由业界屡获殊荣的eXpressDSP™、Code Composer Studio™集成开发环境(IDE)、DSP/BIOS™、德州仪器算法标准和业界最大的第三方网络支持。Code Composer Studio IDE具有代码生成工具，包括C编译器和可视化链接器，模拟器，RTDX '， XDS51 '。。5507还由C55x DSP库支持，该库具有50多个基础软件内核(FIR滤波器，IIR滤波器，fft和各种数学函数)以及芯片和板支持库。

TMS320VC5507

TMS320VC5507的特性

High-Performance, Low-Power, Fixed-Point TMS320C55™ Digital Signal Processor
- 9.26-， 6.95-， 5-ns指令周期时间
- 108、144、200兆赫时钟速率
- 每周期执行一条/两条指令
- 双乘数[每秒最多4亿次乘数累积]
- 两个算术/逻辑单元(alu)
- 三个内部数据/操作数读总线和两个内部数据/操作数写总线
64K × 16-Bit On-Chip RAM, Composed of:
- 64K Bytes of Dual-Access RAM (DARAM) 8 Blocks of 4K × 16-Bit
- 64K Bytes of Single-Access RAM (SARAM) 8 Blocks of 4K × 16-Bit
64K Bytes of One-Wait-State On-Chip ROM (32K × 16-Bit)
8M × 16-Bit Maximum Addressable External Memory Space (Synchronous DRAM)
16位外部并行总线存储器支持:
- 外部存储器接口(EMIF)具有GPIO功能和无胶接口:
  - 异步静态内存(SRAM)
  - 异步EPROM
  - 同步DRAM (SDRAM)
- 16位并行增强主机端口接口(EHPI)与GPIO能力
六个器件功能域的可编程低功耗控制
基于片上扫描的仿真逻辑
片上外设
- 两个20位定时器
- 看门狗定时器
- 六通道直接存储器访问(DMA)控制器
- 3个多通道缓冲串口(McBSPs)
- 可编程锁相环时钟发生器
- 7 (LQFP)或8 (BGA)通用I/O (GPIO)引脚和一个通用输出引脚(XF)
- USB全速(12 Mbps)从端口支持批量，中断和同步传输
- 内部集成电路(1²C)多主从接口
- 实时时钟(RTC)与晶体输入，独立时钟域，独立电源
- 4通道(BGA)或2通道(LQFP) 10位连续逼近A/D
IEEE标准1149.1^(1）边界扫描逻辑
包:
- 144终端低轮廓四平面封装(LQFP) (PGE后缀)
- 179-Terminal MicroStar BGA™ (Ball Grid Array) (GHH and ZHH Suffixes)
1.2 v核心(108 MHz)， 2.7 v - 3.6 v I/ o
1.35 v核心(144mhz)， 2.7 v - 3.6 v I/ o
1.6 v核心(200mhz)， 2.7 v - 3.6 v I/ o