TMS320C54CST产品规格_产品功能_原装原厂
IC先生 网络 35 2023-10-29 10:49:05
54CST是基于先进的改良的哈佛架构,它有一个程序存储总线和三个数据存储总线。这些处理器提供具有高度并行性的算术逻辑单元(ALU)、特定于应用程序的硬件逻辑、片上存储器和附加的片上外设。这些dsp的操作灵活性和速度的基础是一个高度专业化的指令集。
独立的程序和数据空间允许同时访问程序指令和数据,提供高度的并行性。一个周期内可以进行2次读操作和1次写操作。具有并行存储和特定应用程序指令的指令可以充分利用这种体系结构。此外,数据可以在数据空间和程序空间之间传输。这种并行性支持一组强大的算术、逻辑和位操作,这些操作都可以在一个机器周期内完成。这些dsp还包括管理中断、重复操作和函数调用的控制机制。
TMS320C54CST的特性
- 芯片上的罗
- 128K × 16-Bit Configured for Program Memory
- Contains 14 TMS320™ DSP Algorithm Standard Compliant Telephony Algorithms
- 40K x 16-Bit On-Chip RAM Composed of Five Blocks of 8K × 16-Bit On-Chip Dual-Access Program/Data RAM
- CST软件ROM:
- 数据传输(调制解调器高达V.32BIS 14400bps)
- 电话信号处理(DTMF, CPTD,来电显示)
- 语音处理(回声消除器,G726, VAD, CNG, AGC)
- 任意配置:
- 芯片组模式:独立电话/数据调制解调器(只读代码执行)
- 灵活模式:代码执行从RAM, ROM,或外部。
- 先进的多总线结构与三个独立的16位数据存储器总线和一个程序存储器总线
- 40位算术逻辑单元(ALU)包括一个40位桶移位器和两个独立的40位累加器
- 17- × 17-Bit Parallel Multiplier Coupled to a 40-Bit Dedicated Adder for Non-Pipelined Single-Cycle Multiply/Accumulate (MAC) Operation
- 指数编码器在一个周期内计算一个40位累加器值的指数值
- 具有总线支架功能的数据总线
- Extended Addressing Mode for 8M × 16-Bit Maximum Addressable External Program Space
- 增强型外部并行接口(XIO2)
- 程序代码的单指令重复和块重复操作
- 块内存移动指令更好的程序和数据管理
- 带有32位长字操作数的指令
- 带有双操作数或三操作数读取的指令
- 并行存储与并行加载的算术指令
- 条件存储指令
- 中断快速返回
- 片上外设
- 软件可编程等待状态发生器和可编程银行切换
- 片上可编程锁相环(PLL)时钟发生器与外部时钟源
- 两个16位定时器
- 六通道直接存储器访问(DMA)控制器
- 两个多通道缓冲串行端口(mcbsp)
- 8/16位增强并行主机端口接口(HPI8/16)
- 通用异步接收/发送(UART)集成波特率发生器
- 综合直接访问安排(DAA)模块
- 功耗控制与IDLE1, IDLE2和IDLE3指令与下电模式
- 关闭控制以禁用CLKOUT
- 基于片上扫描的仿真逻辑,IEEE标准1149.1边界扫描逻辑
- 144针球栅阵列(BGA) (GGU后缀)
- 144引脚低规格四极平板封装(LQFP) (PGE后缀)
- 8.33-ns单周期定点指令执行时间(120 MIPS)
- 3.3 v I/O供电电压
- 1.5 v电源电压
所有商标均为其各自所有者的财产。
TMS320是德州仪器的商标。
IEEE标准1149.1-1990标准测试访问端口和边界扫描架构。
注意:本数据手册旨在与TMS320C54x™ DSP Functional Overview (文献号SPRU307)。
TMS320C54x是德州仪器的商标。
TMS320C54CST功能图
TMS320C54CST规格参数
产品属性 | 属性值 |
---|---|
DSP类型 | 1 C54x |
DSP (max) (MHz) | 120 |
CPU | 16-bit |
评级 | Catalog |
热点资讯
推荐商品
猜你想看
版权声明:
部分文章信息来源于网络以及网友投稿,本网站只负责对文章进行整理、排版、编辑,是出于传递更多信息之目的,并不意味着赞同其观点或证实其内容的真实性,如本站文章和转稿涉及版权等问题,请作者及时联系本站,我们会尽快处理。
文章标签:
芯片
热点资讯