TMS320VC5410A中文规格_功能特性_原装原厂

• 先进的多总线结构与三个独立的16位数据存储器总线和一个程序存储器总线
• 40位算术逻辑单元(ALU)包括一个40位桶移位器和两个独立的40位累加器
• 17- × 17-Bit Parallel Multiplier Coupled to a 40-Bit Dedicated Adder for Non-Pipelined Single-Cycle Multiply/Accumulate (MAC) Operation
• Viterbi操作符的添加/比较选择的比较、选择和存储单元(CSSU)
• 指数编码器在一个周期内计算一个40位累加器值的指数值
• 带八个辅助寄存器和两个辅助寄存器算术单元(ARAUs)的两个地址生成器
• 具有总线支架功能的数据总线
• Extended Addressing Mode for 8M × 16-Bit Maximum Addressable External Program Space
• 64K × 16位片上RAM
  • Eight Blocks of 8K × 16-Bit On-Chip Dual-Access Program/Data RAM
• 16K × 16-Bit On-Chip ROM Configured for Program Memory
• 增强型外部并行接口(XIO2)
• 程序代码的单指令重复和块重复操作
• 块内存移动指令更好的程序和数据管理
• 带有32位长字操作数的指令
• 带有双操作数或三操作数读取的指令
• 并行存储与并行加载的算术指令
• 条件存储指令
• 中断快速返回
• 片上外设
  • 软件可编程等待状态发生器和可编程银行切换
  • 片上可编程锁相环(PLL)时钟发生器与内部振荡器或外部时钟源^（1）
  • 一个16位定时器
  • 六通道直接存储器访问(DMA)控制器
  • 3个多通道缓冲串口(McBSPs)
  • 8/16位增强并行主机端口接口(HPI8/16)
• 功耗控制与IDLE1, IDLE2和IDLE3指令与下电模式
• 关闭控制以禁用CLKOUT
• 基于片上扫描的仿真逻辑，IEEE标准1149.1^（2)边界扫描逻辑
• 144针球栅阵列(BGA) (GGU后缀)
• 144引脚低规格四极平板封装(LQFP) (PGE后缀)
• 6.25 ns单周期定点指令执行时间(160 MIPS)
• 8.33-ns单周期定点指令执行时间(120 MIPS)
• 3.3 v I/O供电电压(160和120 MIPS)
• 1.6 v核心电源电压(160mips)
• 1.5 v核心电源电压(120mips)

^（1）片上振荡器并非在所有5410A器件上都可用。TMS320VC5410A数字信号处理器硅勘误表(文献号SPRZ187)。
^（2)IEEE标准1149.1-1990标准测试访问端口和边界扫描架构。
注:本数据手册旨在与TMS320C54x™ DSP Functional Overview(文献号SPRU307)。
TMS320C54x, MicroStar BGA, TMS320C54x, C54x, TMS320C5000, C5000, TMS320是德州仪器的商标。
所有商标均为其各自所有者的财产。