TSB81BA3E产品规格_产品特性_原装原厂

TSB81BA3E提供了在基于电缆的IEEE 1394网络中实现三端口节点所需的数字和模拟收发器功能。每个电缆端口包含两个差分线收发器。收发器包括用于监视线路条件的电路，以确定连接状态、初始化和仲裁以及数据包接收和传输。TSB81BA3E设计用于与链路层控制器(LLC)接口，如TSB82AA2、TSB12LV21、TSB12LV26、TSB12LV32、TSB42AA4、TSB42AB4、TSB12LV01B或TSB12LV01C。它也可以连接电缆端口到电缆端口到集成的1394 Link + PHY层，如TSB43AB2。

当VREG_PD端子(PFP封装上的端子73和ZAJ封装上的端子B7)连接到GND时，TSB81BA3E可以通过单路3.3 v电源供电。VREG_PD使内部3.3 v至1.95 v稳压器能够提供1.95 v到核心。当VREG_PD通过至少1-kΩ电阻高拉到VDD时，TSB81BA3E内部稳压器关闭，设备可以通过两个单独的外部稳压电源供电:3.3 v用于I/ o和1.95 v用于核心。核心电压提供给PLLVDD-CORE和DVDD-CORE端子，以满足推荐工作条件(1.95 v标称)的要求。。PLLVDD-CORE和DVDD-CORE端子必须用1uf电容去耦，以稳定各自的电源。额外的0.10µF和0.01µF高频旁路电容器也可以使用。DVDD-CORE和PLLVDD-CORE之间的分离可以通过单独的电源轨来实现，也可以通过单个电源轨来实现，其中DVDD-CORE和PLLVDD-CORE由滤波器网络分离，以防止PLLVDD-CORE电源产生噪声。

TSB81BA3E需要一个外部98.304 mhz晶体振荡器来产生参考时钟。外部时钟驱动内部锁相环(PLL)，产生所需的参考信号。该参考信号提供控制出站编码信息传输的时钟信号。49.152 mhz时钟信号提供给相关的LLC用于两个设备的同步，并用于在符合IEEE 1394a-2000标准的PHY-link接口操作时接收数据的重新同步。当运行符合IEEE P1394b标准的PHY-link接口时，为关联的LLC提供98.304 mhz时钟信号，用于两个设备的同步。power down (PD)功能，当通过断言PD端子高使能时，停止锁相环的操作。

TSB81BA3E的特性

TSB81BA3E功能图

TSB81BA3E规格参数