SN74SSTU32864中文规格_功能图_原装现货
这个25位1:1或14位1:2可配置的注册缓冲器设计用于1.7 v到1.9 v的VCC操作。在1:1引脚配置下，每个DIMM只需要一个器件就可以驱动9个SDRAM负载。在1:2引脚配置中，每个DIMM需要两个器件来驱动18个SDRAM负载。
除了LVCMOS复位(reset)和LVCMOS控制(Cn)输入外，所有输入都是SSTL_18。所有输出都是针对无端接DIMM负载优化的边控电路，符合SSTL_18规格。
SN74SSTU32864工作于一个差分时钟(CLK和CLK\)。。
C0输入控制从寄存器a配置(低时)到寄存器b配置(高时)的1:2引脚配置。。它们应该硬连接到有效的低电平或高电平，以便在所需模式下配置寄存器。在25位1:1引脚配置中，A6、D6和H6端子被驱动为低电平，不应使用。
设备支持低功耗待机操作。当RESET\为低值时，差分输入接收器被禁用，允许非驱动(浮动)数据、时钟和参考电压(VREF)输入。此外，当RESET\为低电平时，所有寄存器复位，所有输出强制为低电平。LVCMOS的RESET\和Cn输入必须始终保持在有效的逻辑高电平或低电平。
两个VREF引脚(A3和T3)在内部通过大约150连接在一起。。一个未使用的VREF引脚应该端接一个VREF耦合电容。
该器件还通过监控系统芯片选择(DCS\和CSR\)输入来支持低功耗有源操作，并在DCS\和CSR\输入都高时将Qn输出从变化状态门控。如果DCS\或CSR\输入低，则Qn输出正常。RESET\输入优先于DCS\和CSR\控制，并强制输出低电平。如果不需要DCS\控制功能，则可以将CSR\输入硬连接到地，在这种情况下，DCS\的设置时间要求与其他D数据输入相同。
为了确保在提供稳定时钟之前从寄存器输出已定义的输出，在上电期间必须将RESET\保持在低状态。
SN74SSTU32864的特性
- Member of the Texas Instruments Widebus+™ Family
- Pinout优化DDR-II DIMM PCB布局
- 可配置为25位1:1或14位1:2注册缓冲器
- 芯片选择输入门的数据输出从变化的状态和最小化系统功耗
- 输出边缘控制电路最大限度地减少非端接线路中的开关噪声
- 支持SSTL_18数据输入
- 差分时钟(CLK和CLK\)输入
- 在控制和复位输入上支持LVCMOS开关电平
- RESET\ Input禁用差分输入接收器，重置所有寄存器，并强制所有输出低电平
- 锁存性能超过100ma / JESD 78, II级
- ESD保护超过JESD 22
- 5000-V人体模型(A114-A)
- 200v机型(A115-A)
- 1000 v充电器件型号(C101)
Widebus+是德州仪器的商标。
SN74SSTU32864功能图
SN74SSTU32864规格参数
| 产品属性 | 属性值 |
|---|---|
| 函数 | Memory interface |
| 输出频率(最大)(MHz) | 500 |
| 输出数量 | 25 |
| 输出电源电压(V) | 1.5, 1.8 |
| 磁芯供电电压(V) | 1.5, 1.8 |
| 特性 | DDR2 register |
| 工作温度范围(℃) | 0 to 70 |
| 评级 | Catalog |
| 输出类型 | SSTL-18 |
| 输入类型 | SSTL-18 |
热点资讯
推荐商品
猜你想看
热点资讯
