JTAG（联合测试行动小组）协议接口引脚配置_工作原理_结构框架

JTAG（联合测试行动小组）是一项完善的IEEE 1149.1标准，于1980年开发，旨在解决电子板或印刷电路板中发生的制造问题。该技术用于在测试访问减少时为每个复杂板提供足够的测试访问。

于是，边界扫描技术被推出，JTAG标准或JTAG规范被建立。电子产品的复杂性与日俱增，因此JTAG规范已成为测试复杂和紧凑型电子设备的公认测试格式。本文将简单介绍JTAG协议的相关内容。

基本概念

IEEE 1149.1标准测试访问端口和边界扫描架构的名称称为JTAG（联合测试行动组），这种边界扫描架构主要用于计算机处理器，因为第一个带有JTAG的处理器是由Intel发布的。

该IEEE标准简单地定义了如何测试计算机的电路以确认其在制造过程后是否正常工作。在电路板上，可以用来执行测试以检查焊点。

联合测试行动小组为测试人员提供了每个IC焊盘的引脚视图，有助于识别电路板内的任何故障。一旦该协议与芯片接口，就可以通过允许开发人员控制芯片及其与其他芯片的连接，将探针连接到芯片。开发人员还可以使用联合测试行动组的接口将固件复制到电子设备的非易失性存储器中。

引脚输出配置

联合测试行动组包括20个管脚，每个管脚及其功能在下面分别介绍。

• Pin1 (VTref)：这是目标参考电压引脚，用于连接到目标的主电源，范围为1.5至5.0VDC。
• Pin2 (Vsupply)：这是目标电源电压，用于连接目标1.5VDC–5.0VDC的主电源电压。
• Pin3 (nTRST)：这是一个测试复位引脚，用于复位TAP控制器的状态机。
• Pin(4、6、8、10、12、14、16、18 和 20）：这些是常见的GND引脚。
• Pin5 (TDI)：这是引脚中的测试数据，该数据被转移到目标设备中，该引脚必须在目标板上的定义条件下上拉。
• Pin7 (TMS)：这是测试模式状态引脚，被拉动以确定TAP控制器状态机的下一个条件。
• Pin9 (TCK)：这是一个测试时钟引脚，用于同步TAP控制器中的内部状态机操作。
• Pin11 (RTCK)：这是在支持自适应时钟的设备中使用的输入返回TCK引脚。
• Pin13 (TDO)：这是测试数据输出引脚，因此数据从目标设备移出到Flyswatter。
• Pin15 (nSRST)：这是目标系统复位引脚，连接到目标的主复位信号。
• Pin17和19 (NC)：这些未连接的引脚。

工作原理

JTAG最初用途是用于边界测试，这是一个简单的印刷电路板，包括两个IC，如CPU和FPGA，典型的电路板可能包含许多芯片。通常，JTAG包括许多引脚，这些引脚通过许多连接共同连接。在下图中，只显示了四个连接：

因此，如果设计许多电路板，其中每个电路板都有数千个连接，其中可能会有一些坏板。所以需要检查哪个板在工作，哪个不工作。为此，联合测试行动小组应运而生。

该协议可以使用所有芯片的控制引脚，但在下图中，JTAG将使用CPU的所有输出引脚和FPGA的所有输入引脚。之后，通过从CPU的引脚传输一些数据并从FPGA读取引脚的值，JTAG表明PCB板的连接没有问题。

实际上，联合测试行动组包括四个逻辑信号TDI、TDO、TMS和TCK。这些信号需要以特定的方式连接。首先将TMS和TCK并联到JTAG的所有IC上。

之后，将TDI和TDO连接起来形成一条链。如下所示，每个JTAG兼容IC都包含4个用于JTAG的引脚，其中3个引脚是输入，第4个引脚是输出。第五个引脚TRST是可选的。通常情况下，JTAG引脚不共享用于其它目的。

通过使用联合测试行动小组，所有IC都使用边界测试，而边界测试最初是由JTAG创建的。目前，该协议的使用已经扩展到允许不同的事情，比如配置FPGA，然后在FPGA内核中使用JTAG进行调试。

结构框架

JTAG架构如下所示。在此架构中，设备核心逻辑与引脚之间的所有信号都通过称为边界扫描寄存器（BSR）的串行扫描路径中断。此BSR包括各种边界扫描“单元”。通常情况下，这些边界扫描单元是不可见的，但它们可用于在测试模式下从器件引脚设置或读取值。

称为测试访问端口（TAP）的JTAG接口使用不同的信号来支持边界扫描操作，如TCK、TMS、TDI、TDO和TRST。

• TCK（测试时钟信号）只是同步状态机的内部操作。
• TMS（测试模式选择信号）在测试时钟信号的上升沿被采样以确定下一个状态。
• TDI（测试数据输入信号）表示将数据转移到测试设备中，否则将编程逻辑。一旦内部状态机处于正确状态，就会在TCK的上升沿对其进行采样。
• TDO（测试数据输出信号）表示测试设备或编程逻辑的移出数据。一旦内部状态机处于正确状态，则它在TCK的下降沿有效。
• TRST（测试复位）是一个可选引脚，用于复位TAP控制器的状态机。

1、TAP控制器

JTAG架构中的测试接入点由TAP控制器、指令寄存器和测试数据寄存器组成。该控制器包括负责读取TMS和TCK信号的测试状态机。在这里，数据i/p引脚仅用于将数据加载到IC内核和物理引脚之间的边界单元中，并将数据加载到数据寄存器之一或指令寄存器中。数据o/p引脚用于从寄存器或边界单元读取数据。

TAP 控制器的状态机由 TMS 控制，并由 TCK 计时。状态机使用两条路径来表示两种不同的模式，如指令模式和数据模式。

2、寄存器

边界扫描中有两种可用的寄存器。每个兼容设备至少包括两个或更多数据寄存器和一个指令寄存器。

3、指令寄存器

指令寄存器用于保存当前指令。因此，TAP控制器使用它的数据来决定对获得的信号执行什么。最常见的是，指令寄存器数据将描述信号必须传递到哪个数据寄存器。

4、数据寄存器

数据寄存器有三种类型：BSR（边界扫描寄存器）、BYPASS和ID CODES寄存器。此外，可能还有其它数据寄存器，但它们不是JTAG标准的必要元素。

5、边界扫描寄存器 (BSR)

BSR是主要的测试数据寄存器，用于将数据从器件I/O引脚移出和移出。

6、BYPASS

Bypass是一个单位寄存器，用于从TDI – TDO传递数据。因此，它允许以最小的开销测试电路中的其它设备。

7、ID CODES

这种类型的数据寄存器包括ID代码以及设备的修订号。因此，此数据允许设备连接到其BSDL（边界扫描描述语言）文件。该文件包含设备的边界扫描配置详细信息。

最初，JTAG的工作是选择指令模式，在此模式“path”中的状态之一允许操作员在TDI的指令内计时。在那之后，状态机发展到重新排列。大多数指令的下一步是选择数据模式。所以在这种模式下，数据是通过TDI加载到TDO中读取的。对于TDI和TDO，数据路径将按照已输入的指令进行安排。一旦读/写操作完成，状态机将再次发展到复位状态。

JTAG与UART之间的区别

JTAG和UART之间的区别包括以下几方面内容：

JTAG协议分析仪

JTAG协议分析器是一种协议分析器，包括一些捕获和调试主机与被测设计之间通信的功能。这种类型的分析仪是领先的仪器，允许测试和设计工程师通过安排协议分析器像主机或从机一样来测试JTAG的特定设计的规格，以生成JTAG流量并对解码数据包进行解码联合测试行动小组协议。

一般的JTAG协议分析器的特性包括以下内容：

• 支持高达25MH的JTAG频率。
• 可以同时为总线生成JTAG流量和协议解码。
• 具有JTAG Master Capability。
• 可变JTAG数据速度和占空比。
• 用户定义的TDI和TCK延迟。
• 上位机USB 2.0或3.0接口。
• 协议解码中的错误分析。
• 协议解码总线时序图。
• 连续协议数据流向主机提供大缓冲区。
• 在不同的速度下，可以编写一个练习脚本来组合多个数据帧的生成。

时序图

JTAG协议的时序图如下所示。在下图中，除了shift-IR/shift-DR控制器状态期间，TDO引脚保持在高阻抗状态。在shift-IR和Shift-DR控制器条件下，TDO引脚通过Target在TCK的下降沿更新，并通过Host在TCK的上升沿采样。

TDI和TMS引脚都在TCK的上升沿通过Target进行简单采样。在下降沿更新，否则通过主机进行TCK。

主要应用

JTAG的主要应用包括以下几方面内容：

• 经常在处理器中使用，以提供进入其仿真或调试功能的权利。
• 所有CPLD和FPGA都使用它作为接口来访问它们的编程功能。
• 用于无需物理访问的PCB测试。
• 用于板级制造测试。

总结

以上就是关于JTAG相关内容概述，它是一种电子设备测试与诊断的标准，用于在线诊断和编程各种计算机系统、半导体和其他电子设备。JTAG协议允许对设备的内部状态进行检测和诊断，并且可以对内部存储器进行编程。另外，行业标准JTAG用于设计验证以及制造后的PCB测试。