SN74V293产品参数_产品特点_原装销售

SN74V263, SN74V273, SN74V283和SN74V293是非常深，高速，CMOS先进先出(FIFO)存储器，具有时钟读取和写入控制和灵活的总线匹配×9/×18数据流。

读写端口上都有灵活的×9/×18总线匹配。

重传操作所需的周期固定且短。

第一个字的数据延迟周期，从第一个字被写入空FIFO到它可以被读取的时间，是固定的和短的。

这些fifo特别适用于网络、视频、电信、数据通信和其他需要缓冲大量数据和匹配大小不等的总线的应用程序。

每个FIFO都有一个数据输入端口(Dn)和一个数据输出端口(Qn)，两者都可以假设18位或9位宽度，这取决于主复位周期期间外部控制引脚的输入宽度(IW)和输出宽度(OW)的状态。

输入端口由写时钟(WCLK)和写使能(WEN)\输入控制。当WEN\被断言时，数据被写入WCLK的每个上升沿上的FIFO。输出端口由读时钟(RCLK)和读使能(REN)输入控制。当断言REN\时，数据从RCLK的每个上升沿上的FIFO读取。输出启用(OE)\输入用于输出的三状态控制。

RCLK和WCLK信号的频率都可以从0到fMAX变化，完全独立。一个时钟输入相对于另一个时钟输入的频率没有限制。

这些设备有两种可能的计时模式:首字漏失(FWFT)模式和标准模式。

在FWFT模式下，写入空FIFO的第一个字在RCLK信号经过三次转换后直接被写入数据输出行。访问第一个单词时不需要断言REN\。然而，写入FIFO的后续单词确实需要在REN\上进行低访问。在主复位期间，FWFT/SI输入的状态决定了使用的定时模式。

在标准模式下，写入空FIFO的第一个字不会出现在数据输出行上，除非执行了特定的读操作。一个读操作，包括激活REN\和启用上升的RCLK边，将字从内部存储器移到数据输出行。

对于需要比单个FIFO提供更多数据存储容量的应用，FWFT定时模式允许通过将FIFO串联(i)进行深度扩展。即，一个FIFO的数据输出连接到下一个FIFO的相应数据输入)。。

这些fifo有五个标志引脚:空标志或输出就绪(EF\/ or \)，满标志或输入就绪(FF\/IR\)，半满标志(HF \)，可编程几乎空标志(PAE)和可编程几乎满标志(PAF)\。。在标准模式下选择EF\和FF\功能。HF\， PAE\，和PAF\总是可用的，无论定时模式。

PAE\和PAF\可以独立编程，在内存中的任何点切换。可编程偏移量决定标志切换阈值，可以通过并行或串行方法加载。还提供了8个默认偏移量设置，因此可以将PAE\设置为从空边界切换到预定义的位置数量。PAF阈值也可以从完整边界设置为类似的预定义值。缺省偏移值在主复位期间由FSEL0、FSEL1和LD\的状态设置。

对于串行编程，SEN\与LD\一起，通过WCLK的每个上升沿上的串行输入(SI)加载偏移寄存器。对于并行编程，WEN\与LD\一起，通过Dn在WCLK的每个上升沿上加载偏移寄存器。REN\与LD\一起，可以从RCLK的每个上升沿上的Qn并行读取偏移量，而不管是否选择了串行或并行偏移加载。

此外，还可以选择PAE\和PAF\输出的定时模式。PAE\和PAF\的定时模式可以设置为异步或同步。

如果选择异步PAE\/PAF\配置，则在RCLK的从低到高转换时，PAE\被断言为低。在WCLK的低到高转换时，PAE\被重置为高。类似地，PAF\在WCLK的低到高转换时被断言为低，而PAF\在RCLK的低到高转换时被重置为高。

如果选择同步PAE\/PAF\配置，则仅在RCLK的上升沿上断言和更新PAE\，而不是在WCLK上更新。类似地，PAF\仅在WCLK的上升沿上断言和更新，而不是在RCLK上。所需的模式在主复位期间由可编程标志模式(PFM)引脚的状态配置。

重传功能允许数据从FIFO被重读不止一次。在RCLK边缘上升期间，rrt \输入的低电平通过将读指针设置到内存数组的第一个位置来启动重传操作。零延迟重传定时模式可以通过RM (retransmit timing mode)来选择。。在主复位期间，高RM选择正常延迟。

如果选择零延迟重传操作，如果RT\较低，则要重传的第一个数据字相对于发起重传的RCLK边放在输出寄存器上。

在主复位(MRS)期间，所有操作模式的功能都被编程。这些包括FWFT或标准定时、输入总线宽度、输出总线宽度、大端或小端、重传模式、可编程标志操作和编程方法、可编程标志默认偏移量和分散奇偶校验选择。读和写指针被设置为FIFO的第一个位置。然后，根据所选择的定时模式，将EF\设置为低或or \设置为高，将FF\设置为高或IR\设置为低。另外，PAE\设为低，PAF\设为高，HF\设为高。Q输出设置为低电平。

部分复位(PRS)也设置读和写指针到内存的第一个位置。然而，定时模式、可编程标志编程方法、默认或可编程偏移设置、输入和输出总线宽度、大端/小端、分散奇偶校验选择以及在断言部分复位之前存在的重传模式保持不变。根据计时模式和有效的偏移量更新标志。当重新编程可编程标志和其他功能时，PRS\对于在操作中期重置设备是有用的。

提供了大端/小端数据字格式。当数据以长字(×18)格式写入FIFO并以小字(×9)格式读取FIFO时，此函数非常有用。如果选择大端模式，则写入FIFO的长字的最高有效字节(MSB)(字)首先从FIFO中读出，其次是最低有效字节(LSB)。。所需的模式在主复位期间由大端/小端(BE)\引脚的状态配置。

穿插/非穿插奇偶校验(IP)位功能允许用户在编程标志偏移量时选择加载到并口(D0—Dn)的字中的奇偶校验位。如果选择离散奇偶校验模式，FIFO在并行编程标志位偏移时假定奇偶校验位位于D8位。如果选择非离散奇偶校验模式，则假定D8是有效位，忽略D16和D17。IP模式在主复位期间由IP输入引脚的状态选择。该模式仅在输入宽度设置为×18 mode时有效。

SN74V263、SN74V273、SN74V283和SN74V293采用TI的高速亚微米CMOS技术制造。

有关此设备系列的详细信息，请参阅以下应用程序报告:。

SN74V293的特性