SN74ALVCH16823DGGR前往购买
原装SN74ALVCH16823DGGR规格参数_逻辑框图_真值表
IC先生 IC先生 153 2023-11-13 14:45:13
SN74ALVCH16823DGGR是18位总线接口触发器，专为1.65V至3.6VCC操作而设计。该器件具有专为驱动高电容或相对低阻抗负载而设计的三态输出，特别适合实现更宽的缓冲寄存器、I/O端口、带奇偶校验的双向总线驱动器和工作寄存器。
SN74ALVCH16823可用作两个9位触发器或一个18位触发器。在时钟使能(CLKEN)输入为低电平的情况下，D型触发器在时钟从低到高的转换中输入数据。采用CLKEN高电平将禁用时钟缓冲区，从而锁存输出。将Clear(CLR)设置为低电平会导致Q输出变低，而与时钟无关。
可使用缓冲输出使能(OE)输入将九个输出置于正常逻辑状态(高或低逻辑电平)或高阻抗状态。在高阻抗状态下，输出既不会对母线产生显著的负载，也不会显著地驱动母线。高阻抗状态和增加的驱动器提供了无需接口或上拉组件即可驱动总线线的能力。
输出使能(OE)输入不会影响触发器的内部操作。当输出处于高阻抗状态时，可以保留旧数据或输入新数据。为确保上电或断电时的高阻抗状态，OE应通过上拉电阻连接到VCC；该电阻的最小值由驱动器的电流吸收能力决定。
SN74ALVCH16823DGGR提供有源总线保持电路以将未使用或浮动的数据输入保持在有效的逻辑电平。工作温度范围为-40°C至85°C。
规格参数
功能特性
- 德州仪器Widebus™家族成员
- EPIC™亚微米工艺
- 根据MIL-STD-883，方法3015，ESD保护超过2000 V；使用机器型号(C=200 pF，R=0)超过200V
- 闭锁性能超过250 mA/JESD 17
- 数据输入上的总线保持消除了对外部上拉/下拉电阻的需求
- 包装选项包括塑料300密耳收缩小轮廓(DL)和薄收缩小轮廓(DGG)包装
引脚配置
逻辑符号
真值表
逻辑框图
负载电路（Vcc=1.8v）
波形图及启用/禁用时间
封装设计参数
热点资讯
周度热榜
月度热榜
年度热榜
推荐商品
猜你想看
版权声明：
部分文章信息来源于网络以及网友投稿，本网站只负责对文章进行整理、排版、编辑，是出于传递更多信息之目的，并不意味着赞同其观点或证实其内容的真实性，如本站文章和转稿涉及版权等问题，请作者及时联系本站，我们会尽快处理。
文章标签:
触发器
热点资讯
