TSB41BA3D规格参数_产品特征_原装销售

TSB41BA3D提供了在基于电缆的IEEE 1394网络中实现三端口节点所需的数字和模拟收发器功能。每个电缆端口包含两个差分线收发器。收发器包括用于监视线路条件的电路，以确定连接状态、初始化和仲裁以及数据包接收和传输。TSB41BA3D与链路层控制器(LLC)接口，如TSB82AA2、TSB12LV21、TSB12LV26、TSB12LV32、TSB42AA4、TSB42AB4、TSB12LV01B或TSB12LV01C。它也可以通过电缆端口连接到集成的1394 Link + PHY层，如TSB43AB2。

TSB41BA3D由单个3.3 v电源供电。核心电压供应由内部稳压器提供给PLLVDD-CORE和DVDD-CORE终端。为了保护锁相环(PLL)不受噪声的影响，PLLVDD-CORE终端必须单独与DVDD-CORE终端解耦。PLLVDD-CORE端子采用1µF和更小的去耦电容进行去耦，DVDD-CORE端子分别采用1µF和更小的去耦电容进行去耦。DVDD-CORE和PLLVDD-CORE的分离需要通过单独的供电轨或平面实现。

TSB41BA3D可以通过双电源供电，一个3.3 v的I/O电源和一个核心电压电源。核心电压电源提供给PLLVDD-CORE和DVDD-CORE端子，以满足本数据表推荐操作条件部分的要求。PLLVDD-CORE端子必须与DVDD-CORE端子分开，PLLVDD-CORE端子使用1µF和更小的去耦电容去耦，DVDD-CORE端子使用1µF和更小的去耦电容单独去耦。DVDD-CORE和PLLVDD-CORE之间的分离可以通过单独的电源轨来实现，也可以通过单个电源轨来实现，其中DVDD-CORE和PLLVDD-CORE通过滤波器网络分离，以保持PLLVDD-CORE电源的噪声。

TSB41BA3D需要一个外部49.152 mhz晶体来产生参考时钟。外部时钟驱动内部锁相环，产生所需的参考信号。该参考信号提供控制出站编码信息传输的时钟信号。49.152 mhz时钟信号由PHY提供给相关的LLC，用于两个设备的同步，并用于在符合IEEE 1394a-2000标准的PHY-link接口操作时接收到的数据的重新同步。当运行符合IEEE 1394b-2002标准的PHY-link接口时，PHY向相关的LLC提供98.304 mhz时钟信号，用于两个设备的同步。power-down (PD)功能，当通过断言PD端子高使能时，停止锁相环的操作。

要通过电缆端口传输的数据位在2、4或8条并行路径上从LLC接收(取决于请求的传输速度和物理链路接口的操作模式)。。

PHY-link接口可以遵循IEEE 1394a-2000协议，也可以遵循IEEE 1394b-2002协议。当使用1394a-2000 LLC(如TSB12LV26)时，必须取消BMODE端子。然后，PHY-link接口按照旧的1394a-2000标准操作。当使用TSB82AA2等1394b LLC时，必须断言BMODE终端。这样，PHY-link接口就符合1394b-2002标准。

电缆接口的所有端口都可以遵循IEEE 1394a-2000协议或1394b协议。操作模式由所连接的端口的接口能力决定。当三个端口中的任何一个连接到兼容1394a-2000的设备时，该端口上的电缆接口以兼容S100、S200或S400的速度在1394a-2000数据频闪模式下工作。当双语端口连接到符合1394b标准的节点时，该端口上的电缆接口按照1394b-2002标准以S100B、S200B或S400B速度运行。TSB41BA3D会自动为双语端口确定正确的电缆接口连接方式。

注:BMODE终端不选择电缆接口的操作方式。BMODE终端选择的是PHY-link接口的工作模式，影响线缆上的仲裁模式。去断言BMODE终端时，将PHY-link接口置于1394a-2000模式，并关闭BOSS仲裁功能。断言BMODE终端时，将PHY-link接口置于1394b-2002模式，开启BOSS仲裁。

在数据包接收过程中，串行数据位被分成2位、4位或8位并行流(取决于指定的接收速度和PHY-link接口操作模式)，重新同步到本地系统时钟，并发送到相关的LLC。接收到的数据也在其他连接和活动的电缆端口上传输(重复)。

双绞线A (TPA)和双绞线B (TPB)接口都包含差分比较器，用于在初始化和仲裁过程中监控符合1394a-2000标准的设备的线路状态。内部逻辑使用这些比较器的输出来确定仲裁状态。TPA通道监控输入电缆共模电压。这个共模电压的值在1394a模式仲裁期间使用，并设置下一个数据包传输的速度。此外，TPB通道监控TPB对上的进线共模电压，以确定是否存在远程供电的双绞线偏置(TPBIAS)电压。

当连接到符合1394a-2000标准的节点时，TSB41BA3D在TPBIAS端子提供1.86 v的标称偏置电压，用于端口终止。PHY包含三个独立的TPBIAS电路(每个端口一个)。。该偏置电压源必须通过1µF的外部滤波电容器来稳定。

TSB41BA3D中的线路驱动器被设计为与外部112端电阻网络一起工作，以匹配110电缆阻抗。双绞线的两端需要一个终端网络。每个网络由一对串联的~56电阻组成。连接到TPA端子的一对电阻的中点连接到其相应的TPBIAS电压端子。直接连接到TPB端子的一对电阻的中点通过并联RC网络耦合到地，推荐值为5k和270pf。当与内部接收器电路并联时，外部线路端接电阻的值被设计为符合标准规格。连接在R0和R1端子之间的精密外部电阻设置驱动器输出电流，以及其他内部工作电流。

当TSB41BA3D的电源关闭而双绞线连接时，TSB41BA3D发送和接收电路向电缆提供一个高阻抗信号，该信号不负载电缆另一端的设备。

当使用TSB41BA3D时，没有将其中一个或多个端口带出连接器，必须将未使用端口的双绞线端子终止，以保证可靠运行。对于每个未使用的端口，首选的方法是将该端口强制为1394a-only模式(仅数据频闪模式，DS)，然后将TPB+和TPB -端子绑在一起，然后将其拉到地;。未使用端口的TPA+和TPA -端子可以不连接。TPBIAS#_SD#端子可以不连接。

如果端口保持双语(Bi)模式，则可以不连接TPB+和TPB -终端，或者将TPB+和TPB -终端连接到建议的正常终端网络中。未使用端口的TPA+和TPA -端子可以不连接。TPBIAS#_SD#端子可以不连接。

如果端口处于强制1394b Beta-only (B1、B2或B4)模式，则可以不连接TPB+和TPB -终端，也可以将TPB+和TPB -终端连接到建议的正常终端网络中。未使用端口的TPA+和TPA -端子可以不连接。TPBIAS#_SD#端子必须通过1.2 k或更小的电阻拉到地。

要将端口作为1394b双语端口操作，需要通过1k电阻将速度/模式选择终端(S5_LKON, S4, S3, S2_PC0, S1_PC1和S0_PC2)拉到VCC或接地。无论何时将1394b双语或1394b beta连接器连接到端口，端口都必须在1394b双语模式下运行。要将端口操作为1394a-only端口，必须正确配置速度/模式选择终端，以强制该端口执行1394a-2000-only操作。只有当端口连接到1394a连接器(建议6针或4针)时，端口才必须强制进入数据频闪模式。。

注:双语端口只能连接到运行在S400b的1394b-only端口。无法连接到S200b或S100b端口。强制为S400b (B4)的端口可以连接到S400b (B4)或S200b (B2)或S100b (B1)的1394b-only端口。。被强制加入S100b的端口只能连接到S100b的1394b端口。

TESTM、SE和SM端子用于设置各种制造测试条件。为了正常工作，TESTM终端必须通过一个1k的电阻连接到VDD上。SE和SM端子必须通过1k电阻接地。

使用三个包终端作为输入，为self-ID报文中的三个配置状态位设置缺省值。它们可以通过1 k电阻拉高或硬连线低作为设备设计的功能。在某些速度/模式选择中，S2_PC0、S1_PC1和S0_PC2端子表示节点的默认功率等级状态(需要从电缆供电或能够向电缆供电);。如果一个节点是IRM或BM的竞争者，那么节点软件必须在PHY寄存器集中设置这个位。

LPS (link power status)端子与S5_LKON端子配合使用，管理节点的电源使用情况。来自LLC的LPS信号与LCtrl位(参见应用信息部分)一起使用，以指示LLC的有源/电源状态。LPS信号还可以重置、禁用和初始化PHY-LLC接口(PHY-LCC接口的状态完全由LPS输入控制，与LCtrl位的状态无关)。。

注:TSB41BA3D无CNA (cable-not-active)终端。为了实现类似的功能，可以将单个PHY端口设置为在端口改变状态时发出中断。如果LPS端子低，则会产生一个链路接通(LKON)输出时钟。参见寄存器位PIE、PEI和WDIE以及各个中断位。

如果LPS输入保持低电平的时间超过LPS_RESET时间(请参阅LPS终端定义)，则认为它是不活动的，否则认为它是活动的。当TSB41BA3D检测到LPS输入不活动时，PHY-LLC接口被置于低功耗复位状态，其中CTL和D输出保持在逻辑0状态，LREQ输入被忽略;。如果LPS输入保持低电平的时间超过LPS_DISABLE时间(参见LPS终端定义)，则PHY-LLC接口将进入低功耗禁用状态，其中PCLK输出也保持非活动状态。无论PHY-LLC接口的状态如何，TSB41BA3D都可以继续正常网络操作所需的中继器功能。当接口处于reset或disabled状态，LPS输入再次激活时，PHY将初始化接口，恢复正常工作。在硬件复位期间，PHY-LLC接口也会保持在disabled状态。当检测到LPS终端进入LPS_DISABLE时间后返回到活动状态时，TSB41BA3D发出总线复位。这将广播节点自id数据包，其中包含更新的L位状态(PHY LLC现在可以访问)。。

PHY使用S5_LKON终端通知LLC上电并活动。激活时，输出S5_LKON信号为方波。当LLC处于非活动状态并且发生唤醒事件时，PHY激活S5_LKON输出。当LPS输入不活动(如前所述)或LCtrl位被清除为0时，LLC被视为不活动。。当LLC变为活动时，PHY解除S5_LKON输出(LPS都被感知为活动并且LCtrl位设置为1)。当总线复位发生时，PHY也解除S5_LKON输出，除非存在PHY中断条件，否则会导致S5_LKON处于活动状态。如果PHY是电源循环的，并且功率等级从0到4，那么PHY将维护S5_LKON大约167µs，或者直到LPS都是活动的并且LCtrl位为1。

TSB41BA3D的特性

TSB41BA3D功能图

TSB41BA3D规格参数