DS90CR482中文参数_产品特征_原装销售
DS90CR481发射器将48位CMOS/TTL数据转换为8个LVDS(低电压差分信号)数据流。锁相发送时钟通过第9 LVDS链路与数据流并行传输。发送时钟的每个周期48位输入数据采样和传输。DS90CR482接收器将LVDS数据流转换回48位LVCMOS/TTL数据。在112MHz的传输时钟频率下，48位TTL数据以每LVDS数据通道672Mbps的速率传输。时钟频率为112MHz时，数据吞吐量为5.38Gbit/s (672mb /s)。。时钟频率为66MHz时，数据吞吐量为3.168Gbit/s (396Mbytes/s)。。
数据线的多路复用提供了大量的电缆减少。长距离并联单端总线通常需要一个接地线每个有源信号(并有非常有限的噪声抑制能力)。。使用此通道链路芯片组只需19个导体(8个数据对，1个时钟对和至少一个地)。这使得电缆宽度减少了80%，从而节省了系统成本，减小了连接器的物理尺寸和成本，并且由于电缆的外形尺寸更小，降低了屏蔽要求。
48个CMOS/TTL输入可以支持各种信号组合。例如，6个8位字或5个9位字(字节+奇偶校验)和3个控件。
DS90CR481/DS90CR482芯片组在前几代Channel Link器件的基础上进行了改进，提供了更高的带宽支持和更长的电缆驱动器，并在三个方面进行了增强。为了增加带宽，最大时钟频率增加到112 MHz，并提供8个串行LVDS输出。电缆驱动器增强了用户可选择的预强调功能，在过渡期间提供额外的输出电流，以抵消电缆负载的影响。可选的直流平衡在周期到周期的基础上，也提供减少ISI(符号间干扰)。。增加了电缆桌位能力，使桌位长电缆的对对斜度高达+/−1 LVDS数据位时间(时钟速率高达80mhz)。。
该芯片组是解决与宽、高速TTL接口相关的EMI和电缆尺寸问题的理想手段。
DS90CR482的特性
- 3.168 gbit /s带宽，66mhz时钟
- 5.376 Gbits/sec带宽，时钟为112 MHz
- 65 - 112兆赫输入时钟支持
- LVDS SER/DES减小电缆和连接器尺寸
- 预强调减少电缆加载的影响
- 可选的DC平衡编码减少ISI失真
- Cable Deskew of +/−1 LVDS Data Bit Time (up to 80 MHz Clock Rate)
- 5V容忍TxIN和控制输入引脚
- 流动通过引脚易于PCB设计
- +3.3V电源电压
- 发射机拒绝周期到周期抖动
- 符合ANSI/TIA/EIA-644-1995 LVDS标准
所有商标均为其各自所有者的财产。
DS90CR482功能图
DS90CR482规格参数
| 产品属性 | 属性值 |
|---|---|
| 协议 | Catalog |
| 评级 | Catalog |
| 工作温度范围(℃) | -10 to 70 |
热点资讯
推荐商品
猜你想看
热点资讯
